清华 13 篇、北大 6 篇！ISSCC 2023 论文收录量，中国第一
▲（a）电流注入型晶振结构与电路图（图源：北京大学集成电路学院）
基于上述创新理念与技术，课题组研制了一款基于22nm CMOS工艺的超低功耗32kHz晶体振荡器芯片。该电路在使用ECS-2X6X音叉型32kHz晶体下，在25C室温下的平均功耗仅为0.954nW，取得了已发表过的基于32kHz电流注入晶体振荡器中功耗最低的世界纪录。其在80C下的功耗仅为1.90nW，为低功耗晶体振荡器中的世界纪录。
该晶体振荡器在长时工作下表现出了低至6ppb的Allan误差（Allan Deviation），取得了单电源晶体振荡器电路的长时稳定性世界纪录。该电路可广泛应用于面向环境应用的IoT芯片中，作为其中低功耗高精度实时时钟模块的核心。
▲（b）晶振芯片显微照片（图源：北京大学集成电路学院）
四、模数转换：最高输入带宽，最低系统功耗
1、高能效模数转换器芯片：最高输入带宽，领先能效水平
北京大学集成电路学院博士生王宗楠作为第一作者、唐希源研究员作为通讯作者的论文"A 150kHz-BW 15-ENOB Incremental Zoom ADC with Skipped Sampling and Single Buffer Embedded Noise-Shaping SAR Quantizer"发表于今年ISSCC。
面向语音识别、智慧医疗等多种物联网应用，针对其对中等带宽信号实现高精度、高能效采集的需求，本工作实现了一种在性能上国际领先且易于驱动和系统集成的增量型缩放式模数转换器，相比于其他同类型的缩放式模数转换器设计取得了最高的带宽和最低的驱动需求。
本工作在缩放式模数转换器的架构和电路方面提出了新的设计方法：在架构方面，首次采用噪声整形逐次逼近型量化器进行缩放式模数转换器中的细量化，并提出了一次采样多次量化的量化方法，大幅降低了对采样电路的要求，提升了系统的带宽；在电路方面，提出了一种新型的环路滤波器电路设计方法，该方法仅需要一个动态缓冲器即可实现高阶、高鲁棒性的环路滤波器，显著降低了系统硬件开销和功耗。
▲（a）缩放式模数转换器电路及原理图（图源：北京大学集成电路学院）
基于上述创新技术，课题组研制了一款基于28nm CMOS工艺的增量型缩放式模数转换器芯片。
该款芯片一次模数转换仅需要8次采样，在低频2.5kHz和中频20kHz的输入信号下分别达到了92.5dB和92.2dB的信噪失真比，系统功耗为160μW，在同类的缩放式模数转换器中具有最高的输入带宽（150kHz），且易于驱动，单次转换所需的输入驱动开销最小，整个系统达到了国际领先的模数转换器能效水平（182.2dB FoM）。
该电路可广泛应用于多种物联网应用场景，并且为如缩放式模数转换器的多步模数转换器提供了新的实现和量化方法。
▲（b）缩放式模数转换器芯片显微照片（图源：北京大学集成电路学院）
2、超低功耗模数转换芯片：相同指标下功耗最低的ADC
清华大学揭路教授和孙楠教授等发表了题为"A 10mW 10-ENOB 1GS/s Ring-Amp-Based Pipelined TI-SAR ADC with Split MDAC and Switched Reference Decoupling Capacitor"的论文。
下一代无线通信系统（如WiFi-7）向着更高带宽与更高阶调制进展，对高速（>1GS/s）中高精度（>12比特）模数转换器（ADC）有着迫切需求，且ADC功耗往往成为系统的功耗瓶颈。
针对高速高精度ADC的低功耗设计挑战，研究团队采用了流水线与时间交织融合的架构，在避免了时间交织复杂校准的同时大幅降低了功耗；针对高速余差放大器设计问题，通过分裂电容的方式解决了低电源电压下高速环形放大器的PVT稳定性问题。
基于该架构设计的12比特ADC采用28nm工艺实现，在1GS/s采样率下包含基准缓冲器的总功耗仅为10mW，并达到63dB的SNDR，是目前相同指标下功耗最低的ADC。
▲显微照片（上）及与世界先进水平能效的对比（下）（图源：清华大学电子工程系）
五、通信芯片：高速率、高可靠、高能效
1、超高速发送机芯片：提供高速率、高可靠的数据传输
该工作以"A 128Gb/s PAM-4 Transmitter with Programmable-Width Pulse Generator and Pattern-Dependent Pre-Emphasis in 28nm CMOS"为题发表，第一作者是北京大学集成电路学院博士生盛凯，通讯作者是盖伟新教授。
不断增长的通信需求持续推动有线通信链路向更高的数据速率演进，目前超高速有线收发机的数据速率已达到100+Gb/s量级。为了提高频谱利用率，四电平脉冲幅度调制（PAM-4）在超高速链路中被广泛采用。然而PAM-4调制方式面临眼宽、眼高减小的挑战。
北京大学盖伟新教授团队从电路设计和均衡机制方面入手，提出了可编程宽度的脉冲发生器，依靠脉冲宽度调节驱动器增益，从而实现最快信号翻转速度，减小信号边沿在码元宽度中占据的比例，改善眼宽；提出了基于码型的预加重均衡机制，通过检测电路对待发送的信号码型实时监测，在特定信号处以注入电流的方式加强信号，消除码间干扰的同时避免输出摆幅衰减。
▲（a）发送机架构图（图源：北京大学集成电路学院）
基于上述创新设计，课题组研制了一款基于28nm CMOS工艺的超高速有线发送机芯片，并对芯片进行了性能测试与汇报。该发送机芯片实现了高达128Gb/s PAM-4的数据速率，并且取得了1.4pJ/b的能量效率；提出的可编程宽度脉冲发生器实现了13%的眼宽增长，且没有额外的功耗代价；相比传统前馈均衡，基于码型的预加重均衡机制使得眼图张开面积提高了约25%。该电路可广泛应用于数据中心、高性能计算等高通信需求的场景，为其提供高速率、高可靠的数据传输。
▲（b）发送机芯片显微照片（图源：北京大学集成电路学院）
2、超低功耗Gbps发射机芯片：实现首个高速无晶振的IR-UWB发射机
清华大学张沕琳副教授等发表题为"A 1.8Gb/s, 2.3pJ/bit, Crystal-Less IR-UWB transmitter for neural implants"的论文。
近年来脑机接口前沿领域涌现了一批千通道以上的高密度电极，与这些电极搭配的无线传输技术需要满足高速率（>1Gbps），低功耗（
针对这些挑战，研究团队首先设计了D16PPM-PWM-DBPSK的IR-UWB混合调制方式，让单个IR-UWB脉冲可以调制6bit信息，成倍减少相同数据率下的发射脉冲数量；同时采用差分编码的方式，降低了调制解调对晶振和PLL提供的高精度时钟的需求，适用于体积受限的无晶振场景。
为了降低功耗，研究团队提出了基于多相环路振荡器的数字边沿组合发射机架构，通过高效率的脉冲生成模块，脉冲整形模块和PA模块，实现了所提出的混合调制方式。
基于该架构的40nm发射机，在达到1.8Gbps的吞吐率的同时，功耗仅4.09mW，能量效率达到了2.3pJ/bit，实现了相关工作中最高的传输速度和最优的能量效率，也是首个高速无晶振的IR-UWB发射机。
最后，这一发射机在体外经皮传输实验中实现了20cm的经皮传输距离。
▲芯片图片及性能对比（图源：清华大学电子工程系）
3、超高速接收机前馈均衡器芯片：适用于数据中心、Chiplet等
该工作以《一款28nm工艺下，基于延迟线技术并支持低频均衡的0.43pJ/b，200Gb/s，5抽头接收机前馈均衡器》（A 0.43pJ/b 200Gb/s 5-Tap Delay-Line-Based Receiver FFE with Low-Frequency Equalization in 28nm CMOS）为题，发表于今年ISSCC先进有线互连技术分会场，文章的第一作者为北京大学集成电路学院博士生叶秉奕，文章的通讯作者为盖伟新教授。
该工作面向超高速串行传输应用，针对传统判决反馈均衡器时序难以满足、前馈均衡器采样保持功耗较大的问题，设计并实现了一款超高速接收机前馈均衡器芯片，传输速率、均衡能力与能效比均为同类芯片最优水平。
北京大学盖伟新-何燕冬教授团队提出了基于延迟线与分布式抽头的前馈均衡技术：该技术利用无源延迟线在超高速场景下损耗小的天然优势，解决了对模拟信号延时的功耗与噪声较大的问题，在实现200Gb/s超高速率均衡的同时，利用分布式结构降低了抽头负载电容引入的信号反射；此外，通过在抽头放大器中采用源极RC退化技术，赋予前馈均衡器灵活的低频均衡能力，避免仅靠增加抽头数量来消除长尾码间干扰，大幅降低了电路功耗。
基于上述创新技术，课题组研制了一款基于延迟线的200Gb/s接收机前馈均衡器芯片。
该芯片实现了对200Gb/s数据的均衡，可提供高达17.2dB的均衡能力，且能效比仅0.43pJ/b，均为接收机连续时间前馈均衡器的最优水平。
▲（a）接收机前馈均衡器架构图（图源：北京大学集成电路学院）
该均衡器芯片具有高带宽、低功耗、低噪声的优势，可广泛用于数据中心、Chiplet等串行数据传输应用中，为未来短距200Gb/s接收机提供了全新的低功耗解决方案。
▲（b）均衡器芯片显微照片（图源：北京大学集成电路学院）
4、宽带太赫兹倍频芯片：提高工作带宽、输出功率和基波抑制水平
清华大学陈文华教授团队发表了题为"A 200-to-350GHz SiGe BiCMOS Frequency Doubler with Slotline-Based Mode-Decoupling Harmonic Tuning Technique Achieving 1.1-to-4.7dBm Output Power"的论文。
硅基宽带太赫兹信号产生是实现低成本、高集成度的高精度雷达和高分辨率成像等系统的重要途径。针对传统硅基太赫兹振荡器和倍频器所面临的带宽受限和输出功率不足问题，团队提出了基于槽线的谐波调谐技术，通过槽线变压器结构为推-推式二倍频器（push-push frequency doubler）在超宽带范围内实现了高平衡度的基波输入和最佳二次谐波调谐，有效地提高了倍频器的工作带宽、输出功率和基波抑制水平。
▲宽带太赫兹倍频芯片（图源：清华大学电子工程系）
所提出的宽带二倍频器基于0.13μm SiGe BiCMOS工艺成功流片，在200至350GHz频带内实现了最高4.7dBm的输出功率和最大37dBc基波抑制水平，功率波动仅为3.6dB，其各项性能指标在超宽带范围内达到甚至超过了相似频段的窄带太赫兹倍频芯片。